微電子封裝技術 — 學習筆記

微電子封裝技術 — 學習筆記

陳智老師介紹微電子封裝

影片1:介紹第1~5代封裝技術

影片2:主要介紹第三代材料當初的選用跟晶相圖

影片3:介紹第五代技術

學習筆記:

第一代: wire bonding: 簡單 可靠 難微縮 IO數有所限制

第二代:Tape Automated Bonding(TAB): 可饒，Au-Sn共金接點

第三代: Flip Chip: 以Sn去做接點，打solder ball在pkg，透過reflow可以一次大量bonding，且因為reflow時銲錫會融化，帶有自動對準的效應，但缺點是需要高溫，且封裝微縮時，多餘的錫可能會碰到隔壁，導致bridge。

影片2大量討論到材料的相圖，從Sn-Pb的二元相圖(含鉛錫膏)，再到為了環境使用無鉛錫膏，因此需要找尋一樣可以形成合金又不會剝離(Spalling)，這時候就需要畫三原相圖去看不同溫度以及Sn/Pb起始比例下，在不同材料形成何種晶相以及擴散速度找平衡，擴散太慢合金太薄強度不足，擴散太快又會把材料用完導致剝離，讓我想起材料時期大量相圖的考題。

以上三個是傳統封裝，下面兩個微先進封裝

第四代:Solder Microbumps + TSV (CoWos) /Fan Out Wafer Level Pkg+TMV (TSMC InFO): 可以低電阻，焊錫小，傳導快，3D封裝可以堆疊多晶片(TSV)，(影片1, 29:36)有示意圖與傳統BGA大小比對

第五代 Cu-Cu hybrid bonding(TSMC SOIC):

以介面來看藉由壓力引起塑性變形，起始為Cu 潛變(creep)表面擴散主導，形成Grain Boundary後，晶格擴散(diffusion)主導逐漸大void吃掉小void。以結構來看(影片3, 11:45)，透過氧化物跟Cu的熱膨脹係數差異，再加壓過程中讓Cu膨脹率較高並接觸，形成鍵結後，後續只需要再加溫就可以形成更穩定的bonding。

並且介紹會影響接合時間的參數(影片3, 18:05)，基本上，接合面的能障越小就越容易接合，因此

• Cu的最密堆積面為(111)，此面接合速度可以比(110)，(100)要快上好幾個次方
• 溫度越高能量越高擴散越快，但很多材料都不太能耐高溫
• 壓力高擴散也相對快，但有些材料不耐高壓
• 表面越平滑(類似第一點) 越容易擴散
• 表面清潔，異物會導致能障提高
• 表面酸蝕或斷鍵結，表面能量高，較有利接合